第1章概述
1.1TMS320系列1
1.2TMS320F206简介2
1.3F206的主要性能3
第2章硬件结构
2.1总线结构6
2.2中央处理单元7
2.2.1输入比例部分7
2.2.2乘法部分8
2.2.3中央算术逻辑部分10
2.2.4辅助寄存器算术单元(ARAU)12
2.2.5状态寄存器ST0和ST113
2.3存储器和I／O空间15
2.4程序控制16
2.5片内外设16
2.6扫描逻辑电路18
第3章存储器和I/O空间
3.1概述19
3.2程序存储器20
3.3局部数据存储器21
3.3.1数据页0的地址映射22
3.3.2与外部局部数据存储器接口23
3.4全局数据存储器23
3.5引导加载程序25
3.6I／O空间30
3.7利用HOLD操作实现直接存储器访问31
3.8器件专用信息34
第4章程序控制
4.1程序地址的产生35
4.2流水线操作38
4.3分支、调用及返回38
4.3.1无条件的分支、调用及返回39
4.3.2有条件的分支、调用及返回39
4.4重复单条指令41
4.5中断41
4.5.1中断操作42
4.5.2中断向量42
4.5.3可屏蔽中断43
4.5.4中断标志寄存器（IFR）44
4.5.5中断屏蔽寄存器（IMR）45
4.5.6中断控制寄存器（ICR）46
4.5.7不可屏蔽中断48
4.5.8中断服务程序（ISR）49
4.5.9中断延时50
4.6复位操作51
4.7降低功耗模式52
4.7.1降低功耗模式的正常终止53
4.7.2在HOLD操作时终止降低功耗模式53
第5章寻址方式
5.1立即寻址方式54
5.2直接寻址方式55
5.3间接寻址方式58
第6章指令集
6.1指令集概述62
6.2指令描述中的符号、缩写及说明67
6.3指令描述71
第7章片内外设
7.1片内外设的控制183
7.2时钟发生器184
7.3CLKOUT1引脚控制CLK寄存器185
7.4定时器186
7.4.1定时器的操作187
7.4.2定时器控制寄存器（TCR）187
7.4.3定时器计数器寄存器（TIM）与定时器周期寄存器（PRD）188
7.4.4设置定时器中断速率189
7.4.5定时器的硬件复位189
7.5等待状态产生器189
7.5.1利用READY信号产生等待状态190
7.5.2利用F206等待状态产生器产生等待状态190
7.6通用I／O引脚191
7.6.1输入引脚BIO191
7.6.2输出引脚XF192
7.6.3输入／输出引脚IO0，IO1，IO2，IO3192
第8章同步串行口
8.1同步串行口概述193
8.2部件与基本操作193
8.2.1信号193
8.2.2FIFO缓存器与寄存器195
8.2.3中断195
8.2.4基本操作196
8.3端口的控制与复位196
8.4FIFO缓存器内容的管理199
8.5发送部分的操作200
8.6接收部分的操作203
8.7查错205
第9章异步串行口
9.1异步串行口概述208
9.2部件与基本操作208
9.2.1信号209
9.2.2波特率发生器209
9.2.3寄存器209
9.2.4中断210
9.2.5基本操作210
9.3端口的控制与复位211
9.3.1异步串行口控制寄存器(ASPCR)211
9.3.2I／O状态寄存器(IOSR)212
9.3.3波特率除数寄存器(BRD)213
9.3.4利用自动波特率检测214
9.3.5IO3，IO2，IO1，IO0引脚的使用214
9.3.6中断的使用215
9.4发送部分的操作216
9.5接收部分的操作216
第10章F206的调试环境
10.1概述218
10.2仿真电路设计219
10.3代码的生成220
10.3.1代码生成工具简介221
10.3.2代码生成及管理工具的使用221
10.4调试软件的使用224
10.4.1调试器简介224
10.4.2调试器各窗口功能说明224
10.4.3常用调试器命令225
10.5程序下载228
第11章F206开发应用实例
11.1系统简介230
11.2系统硬件设计231
11.2.1系统硬件结构231
11.2.2通用I/O口扩展231
11.2.3数据采集部分232
11.2.4打印驱动234
11.2.5时钟电路234
11.2.6液晶显示器235
11.2.7其他电路237
11.3系统软件设计与调试237
|
