除讲述基本的设计技巧外,还深入介绍了多模块整合设计技术,适合各层次设计者参考使用。内容包括:数字逻辑设计与Verilog发展历史,Verilog设计风格与概念,Verilog设计结构,门级描述,数据流建模,行为描述,函数及任务,UDP逻辑电路与状态机,Verilog程序设计技巧,电路延时时序的设定及实用专题设计范例等。 《Verilog FPGA 芯片设计》适于大专院校电子类及计算机工程类本科及研究生,以及相关领域的工程设计人员使用。
第1章 数字逻辑设计与Verilog的发展过程1.1 计算机辅助设计与集成电路产业11.2 硬件描述语言31.3 集成电路芯片设计流程3第2章 Verilog 设计风格与概念2.1 设计风格52.1.1 设计者与修改原因52.1.2 设计代码的注释和说明52.1.3 设计过程注意事项62.2 基本概念72.2.1 操作符72.2.2 注释说明与空白72.2.3 数字82.2.4 字符串92.2.5 标识符、关键词及系统函数102.2.6 信息显示于标准的输出122.2.7 仿真监视132.2.8 结束仿真14参考文献15第3章 Verilog设计结构3.1 设计方法173.2 模块173.3 端口193.4 模块实例的引用203.5 数据类型213.5.1 数值集合213.5.2 线网223.5.3 寄存器233.5.4 向量233.5.5 数字243.5.6 参数243.5.7 数组与内存253.5.8
拓普网所售商品, 在满足调换货原则的前提下提供“自客户收到商品之日起7天内调换或换货”服务。
· VHDL芯片设计
· Verilog FPGA 芯片设计
Copyright © 2008 toopoo.com Inc. All Rights Reserved. 拓普公司 版权所有地址: 北京市海淀区中关村大街11号中关村E世界A座1132A 邮政编码: 100080